Guia do Experimento 4 Módul 2018.1

SAVE OFFLINE

Universidade Federal de Campina Grande Centro de Engenharia Elétrica e Informática Departamento de Engenharia Elétrica Laboratório de Circuitos Lógicos – 2018.1 Guia do Experimento 4 Módulo: Multiplexador e Demultiplexador Objetivos Este experimento consiste na realização de três montagens específicas e possui como objetivo geral o estudo das funções de multiplexação e demultiplexação, e utilização de circuitos integrados MSI que implementam essas funções, como o bem como, na utilização do multiplexador como um Bloco Lógico Universal - BLU. Para tanto, é realizada a montagem e a verificação do funcionamento de três circuitos lógicos correspondentes às seguintes montagens específicas:    

Sistema de Multiplexação 8 : 1. Sistema de Demultiplexação 1:8. Bloco Lógico Universal. Implementação de um sistema digital simples.

1. Sistema de Multiplexação Objetivo Específico: implementação e verificação do funcionamento do Sistema de Multiplexação 8:1, que utiliza o MUX 74151, projetado como um seletor de dados de oito canais distintos. Atividades: A. Realizar a especificação de um MUX 8:1 que implementa a função Z = f(S,I), em que Z é a saída, S representa as entradas de controle de seleção, e I são as entradas de dados, por meio de: (i) apresentação do bloco lógico utilizado para representá-lo (usando a convenção de índices apropriada para representar os bits de I e de S); (ii) descrição das entradas de dados recebidas e da utilização das entradas de controle para produzir a saída; e (iii) apresentação da tabela-verdade correspondente; B. O multiplexador implementado pelo CI 74151 possui uma entrada de habilitação S (NBA), três entradas C B A de controle de seleção, oito entradas de dados D0, D1, ..., D7, uma saída de dados Y nominal e uma saída de dados W invertida, conforme representado na Fig. 1. Analise a folha de dados (datasheet) do CI 74151 e apresente o diagrama lógico e a tabela verdade do MUX 8:1. C. Justifique como CI’s MUX 4:1, fornecidos por CI’s 74153, podem ser utilizados para implementar um MUX 16:1, apresentando o diagrama lógico da solução final.

Fig. 1: Bloco lógico do MUX 8:1 fornecido pelo CI 74151.

D. As fontes de dados que serão utilizadas no teste do sistema de multiplexação 8:1 para implementação da multiplexação no tempo (TDM), são as seguintes:        

I0(t): Sinal do tipo nível, obtido a partir de uma chave [ ]; I1(t): Sinal obtido a partir de uma chave [ ]; I2(t):Sinal obtido a partir da saída [0,1 Hz] do gerador de ondas quadradas I3(t): Sinal obtido a partir da saída [ 0,5Hz] do gerador de ondas quadradas; I4(t): Sinal obtido a partir de uma chave [ ]; I5(t): Sinal obtido a partir de uma chave [ ]; I6(t): Sinal obtido a partir da saída [1Hz] do gerador de ondas quadradas; I7(t): Sinal obtido a partir da saída [10 Hz] do gerador de ondas quadradas;

E. Apresentar o diagrama elétrico correspondente ao diagrama lógico obtido para o Sistema de Multiplexação 8 : 1, mostrando como o CI 74151 pode ser utilizado para implementar o MUX 8:1, e relacionar as chaves e Led`s necessários para a montagem e o teste desse circuito (observar a ordem dos bits das entradas, para a atribuição das chaves).

2. Sistema de Demultiplexação Objetivo Específico: Especificação e verificação do funcionamento de um demultiplexador 1:8 (decodificador 3:8) implementado pelo CI 74138. Atividades: A. Realizar a especificação de um DEMUX 1:8 que implementa a função D = f(S,E), em que D são as saídas de dados, S são as entradas de controle de seleção e E é a entrada de dados, por meio de: (i) apresentação do bloco lógico utilizado para representá-lo (usando a convenção de índices apropriada para representar os bits de D e S); (ii) descrição das saídas de dados produzidas e da utilização das entradas de controle para selecionar a saída; e (iii) apresentação da tabelaverdade correspondente. B. Realizar o projeto desse circuito, deduzindo a expressão lógica para a saída, a partir da interpretação lógica da tabela-verdade, e apresentando o diagrama lógico correspondente (considerar a utilização de CI’s, com inversores e portas AND de três entradas). C. Apresentar o diagrama elétrico do demultiplexador utilizando o CI 74138 Demultiplexador 1:8 (Decodificador 3:8) correspondente ao diagrama lógico obtido para o Sistema de Demultiplexação 1 : 8, mostrando como o CI 74138

pode ser utilizado para implementar o DEMUX 1:8, usar o gerador de pulsos do módulo para a entrada e relacionar os Led`s necessários para a montagem e o teste desse circuito.

3. Bloco Lógico Universal Objetivo Específico: Especificação, implementação e verificação do funcionamento de uma função lógica de quatro variáveis, com o projeto realizado a partir de um multiplexador 8:1, utilizado como Bloco Lógico Universal. A função a ser implementada corresponde a um circuito que faça soar um alarme quando houver uma situação de perigo no acionamento para abrir o portão de cada jaula de um circo. Na primeira jaula tem um leão; em outra tem um bode; e na seguinte tem capim. O alarme deve soar se houver perigo de ocorrer as seguintes situações: a) O leão pegar o bode. b) O bode comer o capim. (Obs: o leão não come capim). Apresentar a tabela funcional, expressão lógica e diagrama lógico para a função do alarme Y em função do estado dos portões de cada jaula (aberto ou fechado). Usar um multiplexador 8:1, como bloco lógico universal, para implementar a função de alarme. Atividades: A. Realizar a especificação da função a ser implementada, Y apresentando a tabelaverdade e o bloco lógico utilizado para representá-la. B. Apresentar a expressão da função Y na forma da soma de produtos (minterms). Apresentar a expressão lógica da saída Z de um MUX 8:1 em função das entradas de dados I0, I1, I2, I3, I4, I5, I6, I7 e das entradas de seleção do MUXS2,S1 e S0. C. Comparar as expressões obtidas nos itens A e B, e apresentar as relações necessárias para que sejam equivalentes. Mostrar que é possível implementar a função Y com um MUX 8:1, utilizado como Bloco Lógico Universal – BLU: estabelecer o que deve ser feito para obter a implementação desejada, com a finalidade de obter as expressões de cada entrada de dados Ii do MUX 8:1. D. Apresentar o diagrama lógico correspondente ao circuito que implementa essa função, representando o multiplexador por meio de seu bloco lógico. E. Apresentar o diagrama elétrico para mostrar como o MUX 8:1 (representado pelo diagrama elétrico da montagem do ítem 1) é utilizado, e relacionar os dispositivos necessários para a montagem e o teste desse circuito.

4. Sistema Digital Simples - Gerador de Paridade Objetivo Específico: Especificação de uma função lógica P(D,C,B,A) de quatro variáveis, que implementa um gerador de paridade par (ou seja, a função P deve ser 1 sempre que o número de 1’s da palavra for ímpar) com o projeto realizado a partir de: 1) um multiplexador 8:1, utilizado como Bloco Lógico Universal e 2) com portas lógicas a partir da função P simplificada.

Atividades: A. Realizar a especificação da função a ser implementada, apresentando a tabelaverdade e o bloco lógico utilizado para representá-la. B. Apresentar a expressão da função Y = f (D,C,B,A) na forma da soma de produtos e, em seguida, colocar em evidência os termos em C, B e A. C. Apresentar a expressão lógica da saída Z de um MUX 8:1 em função das entradas de dados I0, I1, ... , I7, e das entradas de seleção S2, S1 e S0. D. Mostrar que é possível implementar a função Y = f (D,C,B,A) com um MUX 8:1, utilizado como Bloco Lógico Universal – BLU: estabelecer o que deve ser feito para obter a implementação desejada, com a finalidade de obter as expressões de cada entrada de dados e de seleção do MUX 8:1; apresentar o diagrama lógico correspondente ao circuito que implementa essa função, representando o multiplexador por meio de seu bloco lógico; E. Construir o mapa V-K da função Y = f (D,C,B,A) e encontrar uma expressão simplificada para Y. Apresentar o diagrama lógico correspondente ao circuito que implementa essa função Y já simplificada. F. Comparar as duas implementações (ítens D e E) da função Y, em relação ao critério de custo. Obs: Não é necessário fazer os diagramas elétricos e nem as montagens correspondentes aos circuitos lógicos do Gerador de Paridade Par.